Samsung Inova em HBM5 com Heat Path Block para Chips de IA, Rivalizando com SK hynix em Gerenciamento Térmico
A busca por memórias mais potentes para inteligência artificial (IA) tem gerado um desafio significativo: o calor excessivo na interface entre a memória e o processador. Em resposta a essa necessidade, a Samsung demonstrou na Computex 2026 o primeiro modelo físico da sua nova memória HBM5, enquanto a rival SK hynix apresentou sua solução iHBM. Ambas as tecnologias visam resolver o problema do aquecimento na camada D2D PHY, onde a densidade de potência e as temperaturas aumentam exponencialmente com pilhas mais altas e velocidades maiores.
A Samsung confirmou que o die base da HBM5 será fabricado em seu próprio nó interno de 2nm, um avanço em relação aos 4nm utilizados nas gerações HBM4 e HBM4E. Essa estratégia demonstra a aposta da empresa em controle vertical para otimizar o desempenho e a eficiência de seus produtos de memória de ponta.
Conforme divulgado pela Samsung durante o evento, a nova tecnologia Heat Path Block (HPB) foi apresentada como uma solução para direcionar o calor. Em vez de permitir que o calor se dissipe apenas pelos dies centrais, a estrutura HPB cria um conjunto separado de “pilares térmicos”.
Pilares Térmicos da Samsung para Evacuar o Calor
Esses “pilares” funcionam como condutores, retirando o calor do interior da pilha de memória e direcionando-o para um espalhador posicionado acima ou ao lado do pacote. A tecnologia HPB foca especificamente na camada física D2D, o elo de alta velocidade entre o die base da HBM e a Unidade de Processamento Gráfico (GPU). A Samsung já havia validado a HPB na geração anterior, HBM4E, com amostras de 12 camadas enviadas no mês passado operando a 14 Gbps, com planos de escalar para 16 Gbps e alcançar uma largura de banda de 3,6 TB/s por pilha.
SK hynix Adota Abordagem Direta para Resfriamento
A SK hynix, por sua vez, abordou o mesmo problema térmico com uma estratégia distinta. Seu design iHBM integra elementos de resfriamento feitos de materiais de silício, que são eletricamente não condutores, mas termicamente condutores, diretamente na camada PHY D2D. A empresa alega que essa abordagem **reduz a resistência térmica em mais de 30%** em comparação com os produtos atuais.
Enquanto a SK hynix optou por posicionar o elemento de resfriamento diretamente no ponto crítico de aquecimento, a Samsung desenvolveu uma rota para remover o calor de forma mais afastada. Ambas as inovações estão programadas para estrear com a HBM5, evidenciando a intensa competição no segmento de memória para IA.
Produção Interna em 2nm e Visão de Longo Prazo
A capacidade da Samsung de fabricar tanto o negócio de memória quanto a fundição lógica permite que a empresa produza a pilha HBM5 e o die de 2nm associado internamente. Song Jai-hyuk, presidente e diretor de tecnologia da Divisão de Soluções de Dispositivos da Samsung, destacou na Computex que, com o aumento da potência e integração dos sistemas de IA, o **gerenciamento térmico, a eficiência de processamento de dados e a estabilidade do empacotamento** se tornaram tão cruciais quanto o desempenho da memória em si.
O executivo também ressaltou que a Samsung continuará a fortalecer sua competitividade em memória de próxima geração através da colaboração com parceiros estratégicos, incluindo a NVIDIA. A empresa planeja não esperar o lançamento comercial para que suas soluções atinjam a produção em massa, que não é esperada antes de 2028.
Projeções e Preparativos para a HBM5
Um roteiro do KAIST (Korea Advanced Institute of Science and Technology) projeta que a HBM5 alcançará uma interface de 4.096 bits, com cerca de 4 TB/s por pilha e um consumo de energia de aproximadamente 100 watts por pilha. Essa carga térmica é o que motiva os gigantes sul-coreanos de memória a reformularem seus designs de empacotamento agora, antecipando as necessidades futuras do mercado de IA.