AMD revela Instinct MI455X, GPU com 432 GB de HBM4 para competir com NVIDIA Rubin em IA
A AMD apresentou oficialmente o seu mais novo acelerador para inteligência artificial, o Instinct MI455X. Esta nova GPU, que equipará o rack de IA Helios, promete ser um forte concorrente no mercado de data centers, com foco em cargas de trabalho de treinamento e inferência de IA em larga escala.
Com 320 bilhões de transistores e fabricado com tecnologias de processo de 2nm e 3nm da TSMC, o MI455X adota a arquitetura CDNA 5. O lançamento ocorre em um momento de intensa competição, onde a AMD busca ampliar sua participação frente a soluções como a NVIDIA Rubin.
O novo chip da AMD traz especificações impressionantes, como 40 PFLOPs de computação FP4 e 20 PFLOPs de computação FP8, o que representa o dobro da capacidade da série MI350. Conforme informações divulgadas pela AMD, o Instinct MI455X chega para atender à crescente demanda por poder computacional em IA e HPC, um mercado que exige atualizações anuais de plataforma.
Desempenho e Memória: A Batalha pela Liderança em IA
No confronto direto com a NVIDIA Rubin, o MI455X oferece 432 GB de memória HBM4, com uma largura de banda de 22,3 TB/s. Este é um salto significativo em relação aos 288 GB e 8 TB/s da série MI350, representando um aumento de 50% na capacidade e 2,8 vezes mais largura de banda. A NVIDIA Rubin, por sua vez, conta com 288 GB de HBM4 e 22 TB/s de largura de banda.
A AMD afirma que seu novo acelerador possui 1,5x mais capacidade de memória e a mesma largura de banda da Rubin. Em termos de performance em ponto flutuante, o MI455X atinge 40 PFLOPs em FP4 e 20 PFLOPs em FP8, enquanto a Rubin apresenta 50 PFLOPs em FP4 e 17,5 PFLOPs em FP8. A AMD também reivindica uma vantagem de 1,5x na largura de banda scale-out.
Arquitetura Avançada e Empacotamento Inovador
O design do MI455X utiliza o empacotamento CoWoS-L da TSMC, integrando 8 XCDs (compute dies) fabricados no processo N2 da TSMC. Os dies de E/S, fabric e cache são produzidos em N3P. Cada XCD possui 32 WGPs (Workgroup Processors), totalizando 256 WGPs ativos no chip, de um total de 272 disponíveis.
A estrutura de cache compartilhada conta com 192 MB de L2, distribuídos em 12 blocos de 16 MB. As interconexões são feitas via Infinity Fabric, conectando doze controladores HBM4 e 36 links UALoE no rack Helios. Essa arquitetura avançada visa otimizar o desempenho em diversas cargas de trabalho.
Portfólio MI400 e Estratégia de Atualização Anual
O portfólio Instinct MI400 também inclui os modelos MI450X, voltado para treinamento e inferência, e o MI430X, focado em HPC e IA soberana. O MI430X mantém a memória HBM4, mas prioriza precisão dupla, alcançando até 288 TFLOPS em FP64. Toda a série MI400 opera sobre a plataforma de software aberto AMD ROCm, garantindo interoperabilidade e portabilidade.
A AMD também divulgou seu roadmap, com os aceleradores MI500 (arquitetura CDNA 6) previstos para 2027 e os MI600 (CDNA-Next) para 2028. Essa estratégia de atualizações anuais acompanha o ritmo acelerado da indústria de IA, que demanda inovações constantes para atender ao crescimento exponencial no processamento de dados.
Detalhamento Técnico e Comparativo com NVIDIA Rubin
Em termos de especificações, o MI455X possui 320 bilhões de transistores, um número ligeiramente inferior aos 336 bilhões do chip Rubin. O empacotamento CoWoS-L da TSMC permite conexões 3D híbridas de alta densidade, resultando em menor latência e maior largura de banda. Cada XCD do MI455X conta com caches de instrução e dados, além de memória local.
O suporte a NUMA e particionamento com até 8 partições espaciais oferece flexibilidade na alocação de recursos. A arquitetura também viabiliza técnicas como paralelismo de cache KV, tensorial e de especialistas, otimizando a eficiência em cenários distribuídos. A AMD busca, com o MI455X, oferecer uma alternativa robusta e de alta performance para os data centers que impulsionam a revolução da inteligência artificial.