Ex-CEO da Intel detona HBM e prevê escassez de DRAM até 2028

A arquitetura de memória High-Bandwidth Memory (HBM), crucial para o avanço da inteligência artificial, está sob fogo cerrado. Pat Gelsinger, ex-CEO da Intel, reafirmou suas críticas à HBM, classificando-a como uma “arquitetura de memória problemática”, apesar de reconhecer sua posição atual como a melhor opção disponível. Paralelamente, a fabricante Nanya projeta que a escassez de chips DRAM se estenderá até o início de 2028, um cenário diretamente ligado à migração da produção para as memórias HBM.

A posição de Gelsinger não é nova. Em julho deste ano, ele já havia descrito a tecnologia como “pessima” e, em entrevista recente à mídia internacional, detalhou as limitações técnicas que motivam sua avaliação. A persistência dessas críticas reforça uma visão consistente sobre os desafios inerentes à HBM.

Conforme divulgado pelo WCCFtech, as observações de Gelsinger incluem pontos como menor densidade de armazenamento por espaço físico, limitação na velocidade de transferência nas bordas, alto consumo de energia e problemas de dissipação de calor, já que as memórias DRAM operam de forma ineficiente em altas temperaturas. A concentração de componentes em um único ponto também foi apontada como uma desvantagem para cargas de trabalho de IA.

O gargalo físico da HBM: velocidade e espaço limitados

Um dos principais pontos de crítica de Gelsinger reside na conexão física (PHY) da HBM, que atua como interface entre o processador principal e os chips de memória empilhados. Essa conexão é identificada como o principal entrave para a velocidade de transferência, um limite inerente ao formato que se deve ao espaço restrito ao redor do chip principal.

A arquitetura HBM, descrita como larga e lenta, requer um número elevado de conexões paralelas. Enquanto a HBM3/3E opera com um barramento de 1.024 bits, a futura HBM4 expandirá essa largura para 2.048 bits. Isso implica que uma única interface HBM precisa acomodar uma quantidade expressiva de conexões físicas e micro-bumps, com o PHY gerenciando drivers, receptores e lógica de roteamento para cada pino.

O PHY ocupa uma área considerável na borda do chip, e o perímetro limitado restringe o número de pilhas de HBM que podem ser posicionadas adjacentes ao processador. Frequentemente, apenas duas bordas do chip são destinadas à HBM, enquanto as outras duas são reservadas para I/O do sistema, agravando a restrição de largura de banda.

Impacto térmico e densidade de bits na HBM

Além do gargalo de borda, o PHY da HBM é uma fonte significativa de calor, o que pode comprometer a eficiência da memória. Estudos do Instituto Avançado de Ciência e Tecnologia da Coreia (KAIST) indicam que, embora o núcleo da GPU domine a geração de calor em baixas cargas de memória, o calor gerado pelo próprio PHY se torna a principal fonte de estresse térmico quando o consumo da HBM ultrapassa cerca de 30 Watts.

A capacidade de armazenamento de dados também é afetada. Cada chip de memória na pilha requer uma quantidade substancial de microfuros condutores (TSVs) para conexão. Esses TSVs diminuem o espaço disponível para células de memória em cada die, resultando em uma densidade menor por die, ainda que a pilha completa possa oferecer maior densidade por milímetro quadrado.

Consumo de wafers e a prolongada escassez de DRAM

Um fator crucial que contribui para a escassez de memória no mercado é o consumo de matéria-prima. Uma memória HBM demanda aproximadamente três vezes mais wafers de silício do que uma memória DRAM comum de tamanho equivalente. Essa diferença significativa tem gerado uma pressão constante sobre a oferta.

Nesse contexto, a Nanya, em teleconferência de resultados, destacou que a inteligência artificial está promovendo mudanças estruturais no setor de memórias. A empresa prevê que a escassez de DRAM deve se estender até o início de 2028. A migração da produção de DRAM para HBM é apontada como a principal causa desse desequilíbrio de mercado, sem uma previsão clara para sua normalização.

O cenário atual, portanto, combina as críticas técnicas à HBM feitas por Gelsinger com a projeção de oferta restrita de DRAM sinalizada pela Nanya. Esses dois fatores indicam um mercado de memórias sob tensão estrutural nos próximos anos, com implicações significativas para o desenvolvimento tecnológico.